

Patent

Customer No. 31561  
Application No.: 10/605,011  
Docket No. 10874-US-PA

**IN THE UNITED STATES PATENT AND TRADEMARK OFFICE**

In re application of

Applicant : Lu  
Application No. : 10/605,011  
Filed : September 1, 2003  
For : LIQUID CRYSTAL DISPLAY DRIVING CIRCUIT,  
VERIFYING APPARATUS AND ERROR TOLERANCE  
METHOD THEREOF

Examiner : Art unit: 2133

ASSISTANT COMMISSIONER FOR PATENTS  
Arlington, VA22202

Dear Sirs:

Transmitted herewith is a certified copy of Taiwan Application No.:  
092112284, filed on: 2003/05/06.


A return prepaid postcard is also included herewith.

Respectfully Submitted,  
JIANQ CHYUN Intellectual Property Office

Dated: Jan 8, 2004

By: Belinda Lee  
Belinda Lee  
Registration No.: 46,863

**Please send future correspondence to:**  
**7F.-1, No. 100, Roosevelt Rd.,**  
**Sec. 2, Taipei 100, Taiwan, R.O.C.**  
**Tel: 886-2-2369 2800**  
**Fax: 886-2-2369 7233 / 886-2-2369 7234**



# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE  
MINISTRY OF ECONOMIC AFFAIRS  
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，  
其申請資料如下：

This is to certify that annexed is a true copy from the records of this  
office of the application as originally filed which is identified hereunder:

申請日：西元 2003 年 05 月 06 日  
Application Date

申請案號：092112284  
Application No.

申請人：友達光電股份有限公司  
Applicant(s)

局長  
Director General

蔡練生

發文日期：西元 2003 年 8 月 26 日  
Issue Date


發文字號：09220855060  
Serial No.

申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

## 發明專利說明書

一、 發明名稱	中 文	液晶顯示驅動電路及其使用之檢驗裝置與容錯方法
	英 文	Liquid Crystal Display Driving Circuit and Verifying Apparatus and Error Tolerance Method Thereof
二、 發明人 (共1人)	姓 名 (中文)	1. 呂世香
	姓 名 (英文)	1. Shi-Hsiang Lu
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (中 文)	1. 台北市葫蘆街146號2樓
	住居所 (英 文)	1. 2F1., No. 146, Hulu St., Shrlin Chiu, Taipei, Taiwan 111, R.O.C.
三、 申請人 (共1人)	名稱或 姓 名 (中文)	1. 友達光電股份有限公司
	名稱或 姓 名 (英文)	1. Au Optronics Corporation
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中 文)	1. 新竹科學工業園區新竹市力行二路一號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1. No. 1, Li-Hsin Rd. II, Science-Based Industrial Park, Hsinchu, Taiwan, R.O.C.
	代表人 (中文)	1. 李焜耀
	代表人 (英文)	1. Kun-Yao Lee





10874twf.pdf

四、中文發明摘要 (發明名稱：液晶顯示驅動電路及其使用之檢驗裝置與容錯方法)

一種液晶顯示驅動電路及其使用之檢驗裝置與容錯方法，此液晶顯示驅動電路之驅動級具有多個檢驗裝置、邏輯運算單元與驅動切換開關。檢驗裝置包括儲存單元、資料切換開關與邊緣探測器。其中，儲存單元分別於第一與第二時間區段中接收第一與第二觸發脈衝，並依序輸出第一與第二觸發脈衝在儲存單元儲存後所得之相對應的第一與第二移位後信號。第一與第二移位後信號分別在第一與第二時間區段中經由資料切換開關而傳送到第一與第二輸出路徑上。邊緣探測器接收第一移位後信號，並在第二時間區段中沒有偵測到邊緣產生的時候，在第二時間區段中保持第二輸出路徑於某一預定邏輯電位上。邏輯運算單元接收第二輸出路徑上的資料，並根據預定邏輯電位來執行相對應之邏輯運算，藉此使邏輯運算單元之輸出不受預定邏輯電位之影響。驅動切換開關則於第一時間區段中切換不電性耦接至由此驅動級所驅動之像素電路，並於第二時

六、英文發明摘要 (發明名稱：Liquid Crystal Display Driving Circuit and Verifying Apparatus and Error Tolerance Method Thereof)

A liquid crystal display driving circuit and verifying apparatus and error tolerance method thereof is disclosed. A driving stage of the liquid crystal display driving circuit includes a plurality of verifying apparatus, a logic operation unit and a driving switch. The verifying apparatus includes a storage unit, a data switch and an edge detector. The storage unit receives a





四、中文發明摘要 (發明名稱：液晶顯示驅動電路及其使用之檢驗裝置與容錯方法)

間區段中切換成電性耦接至此像素電路。

伍、(一)、本案代表圖為：第\_\_\_2\_\_\_\_圖

(二)、本案代表圖之元件代表符號簡單說明：

20：驅動電路


212 ~ 218：驅動線

202 ~ 208：驅動級

222 ~ 236：資料傳輸電路

六、英文發明摘要 (發明名稱：Liquid Crystal Display Driving Circuit and Verifying Apparatus and Error Tolerance Method Thereof)


first and second trigger pulse during a first and second time period, respectively, and serially outputs a first and second shifted signal obtained by storing the first and second trigger pulse in the storage unit. The first and second shifted signal is transmitted to a first and second output path via the data switch during the first and second time period, respectively. The edge



四、中文發明摘要 (發明名稱：液晶顯示驅動電路及其使用之檢驗裝置與容錯方法)

六、英文發明摘要 (發明名稱：Liquid Crystal Display Driving Circuit and Verifying Apparatus and Error Tolerance Method Thereof)

detector receives the first shifted signal and keeps the second output path at a predefined logic level during the second time period if an edge is not detected during the first time period. The logic operation unit receives data on the second output path, and performs a logic operation corresponding to the predefined logic level so as to prevent the output of the logic operation unit



四、中文發明摘要 (發明名稱：液晶顯示驅動電路及其使用之檢驗裝置與容錯方法)

六、英文發明摘要 (發明名稱：Liquid Crystal Display Driving Circuit and Verifying Apparatus and Error Tolerance Method Thereof)

from affected by the predefined logic level. The driving switch cuts the pixel circuit off the driving stage during the first period, and connects the pixel circuit to the driving stage during the second period.



一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先權

無

二、☐主張專利法第二十五條之一第一項優先權：

申請案號：

無

日期：

三、主張本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間

日期：

四、☐有關微生物已寄存於國外：

寄存國家：

寄存機構：

寄存日期：

寄存號碼：

無

☐有關微生物已寄存於國內(本局所指定之寄存機構)：


寄存機構：

寄存日期：

寄存號碼：

無

☐熟習該項技術者易於獲得，不須寄存。





## 五、發明說明 (1)



### 發明所屬之技術領域

本發明是有關於一種液晶顯示驅動電路，且特別是有關於一種能容錯之液晶顯示驅動電路，及其使用之檢驗裝置與容錯方法。

### 先前技術

在最近的技術中，當製造液晶顯示器(Liquid Crystal display, LCD)面板的時候，經常會使用低溫多晶矽(Low Temperature Polycrystalline Silicon, LTPS)之技術來製造位於玻璃基板上的薄膜電晶體(Thin Film Transistor, TFT)。然而，在這種製程下，用來做為驅動各像素的驅動電路，不管是掃描驅動電路或資料驅動電路，其製程之良率都還無法十分穩定。換句話說，在以目前常使用的方法製造LCD面板的時候，相伴隨的就是驅動電路良率不穩定的嚴重問題。

如第1圖所示，在LCD面板的驅動電路中，通常都是以串列方式連接的多個移位暫存器所組成。其中，移位暫存器102、104與106等，分別都是驅動電路10的組成元件之一。在驅動LCD面板上各像素的時候，啟始信號ST會先被傳送到移位暫存器102。在一個預定時間(通常是一個時脈信號)之後，此一啟始信號就會從移位暫存器102傳送到移位暫存器104。類似的，啟始信號會以相同的方式依序由移位暫存器104向後傳遞給移位暫存器106與其他後續的移位暫存器。而LCD面板上的各像素則藉著分別與各移位暫存器102、104與106的輸出端相電性耦接的驅動線112、



## 五、發明說明 (2)

114 與 116 來驅動。



由於驅動電路 10 的實際電路架構是以多個移位暫存器串接而成，因此只要其中一個移位暫存器的電路出現問題，就會連帶影響到後續移位暫存器的表現。在這種狀況下，由於 LTPS 製程所造成的驅動電路良率不穩定的問題，就成了一個亟待解決的問題。

為了減少驅動電路因為製程良率之變動而產生電路問題，有人提出了非常繁雜的偵錯電路，如美國第 6467057 號專利之技術即為一例。然而，根據美國第 6467057 號專利的技術內容，必須在每一級的驅動級中加入複雜且尺寸不容忽視的電路，這不但增加了電路製作上的成本，而且在電子元件集積密度越來越高的今天，若要將越多的電路元件集積在同樣尺寸的晶片中，不是造成越大的漏電機率，就是需要進行新製程技術的研發。凡此種種，皆使此種技術具有其天生的缺陷。

此外，對於移位暫存器 102-106 而言，其可能出現的問題還包括輸出固定為 0 (stuck-at-zero) 與輸出固定為 1 (stuck-at-one) 這兩種情況。因此，若單純想利用平行併聯多個移位暫存器，並將這些移位暫存器之輸出以或閘 (OR Gate) 做運算後再輸出到下一級，那麼雖然可以消除移位暫存器中輸出固定為 0 的問題，但卻無法解決移位暫存器中輸出固定為 1 的問題。

### 發明內容

因此，如何在不過份增加集積密度的條件下，同時解




### 五、發明說明 (3)

決移位暫存器中所可能出現的輸出固定為0與輸出固定為1這兩種情況，從而使製造廠商能達到最大效益，就是本發明所要努力的方向。

為了達成上述及其他目的與功效，本發明的目的之一就是在提供一種液晶顯示驅動電路及其使用之檢驗裝置與容錯方法。藉由本發明，廠商就能以較簡易之電路來同時避免移位暫存器中所可能出現的輸出固定為0與輸出固定為1這兩種情況。

本發明提出一種液晶顯示驅動電路之檢驗裝置，其適用於具有多個驅動級之驅動電路中。此檢驗裝置具有一個儲存單元，一個資料切換開關與一個邊緣探測器。其中，儲存單元依序於第一與第二時間區段中接收並儲存第一與第二觸發脈衝，並依序輸出這些第一與第二移位後信號。資料切換開關電性耦接至儲存單元之輸出，並於第一時間區段中，將資料切換開關之輸出切換成電性耦接至第一輸出路徑，再於第二時間區段中，將資料切換開關之輸出切換成電性耦接至第二輸出路徑。邊緣探測器之輸入端電性耦接至第一輸出路徑，且邊緣探測器之輸出端電性耦接至第二輸出路徑。其中，若在第一時間區段中沒有偵測到邊緣產生，則邊緣探測器就會在第二時間區段中保持第二輸出路徑於某一預定邏輯電位。

本發明還提出一種液晶顯示驅動電路，其適用於具有多個驅動級之驅動電路中。其中，任一個驅動級中包括有






## 五、發明說明 (4)

換驗段二藉。此電切檢區第以響由成動至間之，影至換驅接時持算之接切一個耦一保運位耦中一性第續輯電性段與電在持邏輯電區元別據所之邏不間單分根器應定換時算端並測對預切二邏輯接徑緣行此段於邏之路邊執受區並一個元出由來不間，一單輸時位出時路，算二生電輸一電。置運第產輯之第素路裝輯個緣邏元於像電驗邏多邊定單係之素檢，的到預算關動像的，供測的運開驅此述其提偵徑輯換所至上。所有路邏切級接多個關置沒出使動動耦多開裝中輸此驅驅性

顯示，前級輸續晶級中，且後級之液脈後級驅兩級發之動端後觸級驅前與此級。此級驅二動續，級路驅二動續，外一電續第驅後，後動後與端此。此後驅個一前至。之顯示多第於接端級晶級續耦性輸入動液動連性電之端一種驅收電係級前出一端接式輸出動此提出前時方輸驅至。提個試列之續接端還一測串級後耦入明包括於以動之性輸發包級則驅級電之本路動級續兩係級動電驅動後後則動動端驅個與出驅

其電元收是不。動單接遞遞位，法驅存係傳傳電，方的儲法之之輯錯級個方元元邏容動一錯單單定之驅有容存存預之路之具之儲儲一電置自路經經某動裝各電衝衝在驅驗都動脈脈定顯示檢個驅發發固晶有每顯此現輸出液具的晶測發之種一個中液檢果置一置此並結裝提出少裝，測驗更有檢信脈若此明含些動發而將發包這驅觸。則本於。存之常，適用中儲設正常，適路以預否正



## 五、發明說明 (5)

最後，此容錯方法再根據此預定邏輯電位來執行相對應之邏輯運算，以使此邏輯運算之結果不受預定邏輯電位之影響。



在本發明的一個實施例中，前述檢測該觸發脈衝經儲存單元之傳遞是否正常之步驟，係將觸發脈衝存入儲存單元中，再接著取得儲存單元中用以儲存觸發脈衝處之資料。之後再判斷此資料是否與觸發脈衝具相同邏輯變化。若判斷之結果發現此資料與觸發脈衝具相同邏輯變化，則判定觸發脈衝經儲存單元之傳遞為正常，否則即判定觸發脈衝經儲存單元之傳遞為不正常。

綜上所述，本發明係以邊緣變化是否正確來檢驗儲存單元的運作是否正常，並將出現問題的儲存單元的輸出設定值使用不同的邏輯運算。藉此，只要簡單的電路架構就能偵測每一個驅動級中最容易產生問題的儲存單元的正確性，並且在儲存單元出現問題時，不會受到此儲存單元之問題的輸出值。是輸出固定為0或輸出固定為1的影響，而能保持其該有的輸出值。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：

### 實施方式：

請參照第2圖，其繪示依照本發明之液晶顯示驅動電路之一較佳實施例的一種電路方塊圖。其中，液晶顯示驅







#### 五、發明說明 (6)

動電路20包括了多個驅動級202-208。其中，由於驅動級202位於液晶顯示驅動電路20的開端，因此為了容易定義其位置所在，在本文的某些部分中會將驅動級202稱為前端驅動級，而將其他串接於驅動級202之後的驅動級204-208稱為後續驅動級。

在本實施例中，前端驅動級202接收外界來的信號，並將此信號向後傳遞給其他的驅動級204、206與208等。此外，前端驅動級202的輸出同時電性耦接到其後一級的驅動級204與後兩級的驅動級206的輸入端，而其他驅動級204、206與208等也同樣以此種架構將信號向後傳輸。藉由此種架構，假若驅動級202在時間 $t$ 的時候收到第一個觸發脈衝，則驅動級204可以在時間 $t+1$ 的時候經由驅動級202與資料傳輸電路222而收到此觸發脈衝，且驅動級206在此同時也可以經由驅動級202與資料傳輸電路232而收到此觸發脈衝。接下來，驅動級206還可以在時間 $t+1$ 的時候經由驅動級204與資料傳輸電路224而接收到此一觸發脈衝。

因此，就上述架構來看，對驅動級202輸入一個觸發脈衝，將導致驅動級206以後的所有驅動級在連續時間內收到兩次觸發脈衝。雖然看起來這樣的架構將會導致資料重複而造成顯示的問題，然而此種架構僅運用在實際資料前的測試信號之用，而在開始傳遞實際資料的時候，多餘的電路(包含資料傳輸電路232、234與236等將資料傳遞到下兩級驅動級的電路)將不會進行運作。換句話說，在實



## 五、發明說明 (7)



際資料傳遞的時候，各驅動級只會從前一級的驅動級中接收到資料。

而在測試的時候，為了不增加系統的複雜度，因此將採用一般技術中所使用的啟動脈衝(start pulse)來作為測試時所用的觸發脈衝，而在一般資料傳輸的時候，觸發脈衝就會是代表影像資料的信號。但熟習此技藝者當知可以任何適合的信號來作為測試時所用的觸發脈衝，而非僅能限制於使用啟動脈衝。

一般而言，在要開始傳輸顯示資料之前，會先有一個啟動脈衝出現。因此，在本實施例中，假設此啟動脈衝在時間 $t$ 的時候進入驅動級202，則此啟動脈衝會在時間 $t+1$ 的時候被傳送給驅動級204與206。接下來，在時間 $t+2$ 的時候，此啟動脈衝會被進一步傳送給驅動級206與208。因此，藉由此種方式，在驅動級206之後的所有啟動級都可以有兩個啟動脈衝來作為測試之用。換句話說，以驅動級206為例，其在時間 $t+1$ 的時候會接收到第一次啟動脈衝，並在時間 $t+2$ 的時候接收到第二次啟動脈衝。而在驅動級202與204，若為了得到兩次啟動脈衝來做測試，則可以在信號輸入的時候多輸入一次啟動脈衝，並在驅動級206之後選擇放棄或繼續傳遞此啟動脈衝。

此外，由於各驅動級202-208都會以相對應的驅動線212-218來驅動像素，因此在測試的時候各驅動級202-208會先將此電路關閉，以藉此避免錯誤的像素驅動結果。

接下來請參照第3圖，其繪示了根據本發明之液晶顯





## 五、發明說明 (8)

示驅動電路之驅動級之一較佳實施例的電路方塊圖。其中，為了說明上的方便，將此驅動級假設為第2圖中的驅動級206。根據此一假設，驅動級206將在時間 $t+1$ 的時候從驅動級202接收到第一次啟動脈衝，並在時間 $t+2$ 的時候從驅動級204接收到第二次啟動脈衝。

在本實施例中，驅動級206包括了多個檢驗裝置302-308、一個邏輯運算單元320以及一個驅動切換開關330。檢驗裝置302-308在同一個時間點接收由同一個來源（如驅動級202或驅動級204）所傳來的信號，並使測試結果不正常的檢驗裝置的輸出維持在某一個預定邏輯電位上。根據本發明的需求，此預定邏輯電位與邏輯運算單元320所要進行的邏輯運算有關，也就是，預定邏輯電位必須是不影響邏輯運算單元320之運算結果的邏輯電位。舉例來說，如果邏輯運算單元320所進行的是『或』運算，則測試結果不正常的檢驗裝置的輸出就必須是邏輯0；反過來說，如果邏輯運算單元320所進行的是『及』運算，則測試結果不正常的檢驗裝置的輸出就必須是邏輯1。

有了上述檢驗裝置302-308之輸出與邏輯運算單元320間的相互關係，只要檢驗裝置302-308中有一個是正常的電路，那麼邏輯運算單元320就可以經過運算而得到正確的結果，而此結果也將被向後輸出至下一級驅動級208與再下一級的驅動級（未繪示）。

此外，驅動切換開關330可以選擇切換是否要將邏輯運算單元320的輸出傳送給驅動線216。有了這種設計，驅







## 五、發明說明 (9)

動線216就不會在電路進行測試的時候還持續根據邏輯運算單元320的輸出而驅動相對應的像素，因此可以避免因為電路測試所引起的錯誤影像顯示結果。舉例來說，驅動切換開關330可以藉著時間點的限制，或是藉著某一控制信號線之控制，使得驅動級206在時間 $t+1$ 接收第一次啟動脈衝，甚至在時間 $t+2$ 接收第二次啟動脈衝的時候，可以將邏輯運算單元的輸出端與驅動線216電性隔離。如此一來，驅動級206在這些時段中就無法經由驅動線216來驅動相對應的像素，因此也就不會有意料之外的影像出現在顯示器上。

接下來將進一步說明檢驗裝置中的詳細電路設計。請參照第4圖，其繪示的是根據本發明之一較佳實施例之檢驗裝置的電路圖。在本實施例中，檢驗裝置400包括了一個資料切換開關402，一個儲存單元404，一個資料切換開關406與一個邊緣偵測器408。其中，資料切換開關402的輸出係用做儲存單元404的輸入，而且此一資料切換開關402具有兩個輸入端，其中一個輸入端電性耦接至包含此測試裝置400之驅動級(假設為第 $N$ 級驅動級)的前兩級驅動級的輸出(即圖中所示之 $(N-2)th$ )，而另一個輸入端則電性耦接至前一級驅動級的輸出(即圖中所示之 $(N-1)th$ )。資料切換開關402則切換選擇接收這兩個輸入端其中一個所輸入的觸發脈衝，並將所接收到的觸發脈衝傳輸給儲存單元404。

儲存單元404一般是以移位暫存器為其構成元件，但





## 五、發明說明 (10)

熟習此技術者當知並非僅能以此為限。在本實施例中，儲存單元可以在不同的時間區段中接收不同的觸發脈衝，儲存此觸發脈衝，並輸出經此儲存單元404儲存後所得的觸發脈衝。之所以要強調輸出的是經過儲存單元404儲存後所得的觸發脈衝，是因為儲存單元404可能會因為電路問題而使得儲存於其中的觸發脈衝與原先所輸入的觸發脈衝不同。為了方便區別，在之後的敘述中將把經過儲存單元404儲存後所得的觸發脈衝改稱為移位後信號。

假設儲存單元404依序分別於第一時間區段與第二時間區段輸出第一與第二移位後信號，則資料切換開關406將會同樣依序在第一時間區段中，把第一移位後信號輸出給邊緣偵測器408(此傳遞路徑在這之後將統稱為第一輸出路徑)，並在第二時間區段中把第二移位後信號輸出至與邊緣偵測器408之輸出端相電性耦接的線路上(此傳遞路徑在這之後將統稱為第二輸出路徑)。而邊緣探測器408除了在前述的第一時間區段中接收第一移位後信號之外，更偵測此第一移位後信號是否與之前輸入此測試裝置400的觸發脈衝有相同的邏輯變化。為了達成這樣的功能，本實施例於測試時係以啟動脈衝為觸發脈衝。由於啟動脈衝是一個由邏輯0到邏輯1的脈衝，因此在正常的情況下，邊緣探測器408於第一時間區段中所接收到的信號中就應該包含有一個由邏輯0到邏輯1的轉換邊緣(transition edge)才對。

藉由此種概念，邊緣探測器408就能夠很輕易的由所






## 五、發明說明 (11)

接收到的信號內容來判別儲存單元404的功能是否正常。而當判別出儲存單元404的功能不正常的時候，邊緣探測器408就會把與第二輸出路徑相電性耦接的輸出端固定在某一個預設的邏輯電位上。如前所述，此預設邏輯電位將與後續的邏輯運算單元所採用的邏輯運算種類有關，故熟習此技藝者當可視當時狀況而自行選擇其運用方式。

必須注意的是，雖然在本實施例中使用了資料切換開關402來切換接收由不同輸入源所輸入的信號，但本發明所提供的檢驗裝置並非僅能限定使用於此種架構之下。舉例來說，當檢驗裝置400的資料來源只有一個((N-1)th)的時候，檢驗裝置400仍然能夠在第一時間區段接收一個觸發信號，並藉由進行上述的電路操作而得知其內含的儲存單元404是否能夠正常運作，以便接下來在第二時間區段接收到實際影像資料的時候做出相對應的應對。在此種架構之下，由於資料來源只有一個，因此就可以省去資料切換開關402。

再者，前述之實施例都是在假設其他電路沒有問題的情況下進行，因此在出問題的時候可以直接推測出儲存單元404有問題。但在考量其他電路也有可能出問題的情況下，並非只有儲存單元404才可能導致資料錯誤的狀況。然而，無論是何種狀況，總之在檢驗裝置400檢查出有問題的時候，此檢驗裝置400的輸出就必須被忽略不計。因此，本發明所提供的檢驗裝置400在一般的情況下可以排除大部分可能引起顯示錯誤的電路問題，而非僅能針對儲





## 五、發明說明 (12)

存單元來做檢驗。

接下來請參照第5圖，其繪示的是根據本發明之一較佳實施例之液晶顯示驅動電路容錯方法的流程圖，其適用液晶顯示驅動電路中，且此驅動電路包含有多個驅動電路，而每一個驅動電路中則有多個檢驗裝置。其中，每一個檢驗裝置各自具有一個儲存單元以儲存驅動信號。而在本實施例中，檢驗裝置首先必須在測試的時候接收一個預設的觸發脈衝(S500)，之後再判斷此觸發脈衝的傳遞是否正常(S502)。如果經判斷發現觸發脈衝的傳遞不正常，則將正在測試的這一個檢驗裝置的輸出固定在某一個預先設定好的邏輯電位上(S504)。而一個驅動級所輸出的結果，就是此驅動級包含的全部檢驗裝置所輸出的邏輯電位經過邏輯運算後的結果(S506)。

同樣的，在本實施例中，被判定不正常的檢驗裝置的輸出也不可以影響到正常的信號傳輸。由於相關敘述已於先前述明，所以在此不再重複。

更進一步的說，請參照第6圖，其顯示了根據本發明之一較佳實施例之容錯方法在判斷傳遞是否正常時所使用的流程圖。首先，要進行檢驗操作的檢驗裝置必須把觸發信號儲存起來(S600)，並接著讀取儲存觸發脈衝之處的資料(S602)。之後，判斷後來讀出的資料的邏輯變化是否與先前所要儲存的觸發脈衝的邏輯變化相同(S604)。如果兩者的邏輯變化相同，則判定此檢驗裝置的資料傳遞功能正常(S606)，否則就判定此檢驗裝置的資料傳遞功能不正常



五、發明說明 (13)

(S608)。

綜上所述，本發明只要簡單的電路架構就能偵測並維護每一個驅動級的正確性。而且無論狀況是輸出固定為0或輸出固定為1，本發明都能盡量使驅動級能輸出正確的輸出值。

雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



## 圖式簡單說明

第1圖繪示的是習知技術所使用之液晶顯示驅動電路之電路方塊圖；

第2圖繪示的是根據本發明之一較佳實施例之液晶顯示驅動電路之電路方塊圖；

第3圖繪示的是根據本發明之液晶顯示驅動電路之驅動級之一較佳實施例的電路方塊圖；

第4圖繪示的是根據本發明之一較佳實施例之檢驗裝置的電路圖；

第5圖繪示的是根據本發明之一較佳實施例之液晶顯示驅動電路容錯方法的流程圖；以及

第6圖繪示的是根據本發明之一較佳實施例之液晶顯示驅動電路容錯方法在判斷傳遞是否正常時之流程圖。

### 圖式標記說明：

10，20：驅動電路

102～106：移位暫存器

112～116，212～218：驅動線

202～208：驅動級

222～236：資料傳輸電路

302～308，400：檢驗裝置


320：邏輯運算單元

330：驅動切換開關

402，406：資料切換開關

404：儲存單元

408：邊緣偵測器






圖式簡單說明

S500 ~ S506 : 本發明之一較佳實施例的施行步驟

S600 ~ S608 : 本發明之另一較佳實施例的施行步驟





## 六、申請專利範圍



1. 一種液晶顯示驅動電路之檢驗裝置，適用於具有複數個驅動級之驅動電路中，包括：

一儲存單元，依序於一第一時間區段中接收並儲存一第一觸發脈衝，於一第二時間區段中接收並儲存一第二觸發脈衝，並依序輸出該第一與第二觸發脈衝在該儲存單元儲存後所得之相對應的第一第一移位後信號與一第二移位後信號；

一第一資料切換開關，電性耦接至該儲存單元之輸出，並於該第一時間區段中，將該第一資料切換開關之輸出切換成電性耦接至一第一輸出路徑，於該第二時間區段中，將該第一資料切換開關之輸出切換成電性耦接至一第二輸出路徑；以及

一邊緣探測器，該邊緣探測器之輸入端電性耦接至該第一輸出路徑，且該邊緣探測器之輸出端電性耦接至該第二輸出路徑，其中，若在該第一時間區段中沒有偵測到邊緣產生，則於該第二時間區段中保持該第二輸出路徑於一預定邏輯電位。

2. 如申請專利範圍第1項所述之液晶顯示驅動電路之檢驗裝置，更包括具有兩輸入端之一第二資料切換開關，該第二資料切換開關之一輸出做為該儲存單元之輸入，且該第二資料切換開關之一個輸入端係電性耦接至該驅動級之前兩級驅動級的輸出以接收該第一觸發脈衝，另一個輸入端則電性耦接至該驅動級之前一級驅動級的輸出以接收該第二觸發脈衝。



## 六、申請專利範圍

3. 如申請專利範圍第1項所述之液晶顯示驅動電路之檢驗裝置，其中該儲存單元為移位暫存器。

4. 一種液晶顯示驅動電路，適用於具有複數個驅動級之驅動電路中，其中，該些驅動級中的任一個包括：



複數個檢驗裝置，該些檢驗裝置中的每一個分別包括：

一儲存單元，依序於一第一時間區段中接收並儲存一第一觸發脈衝，於一第二時間區段中接收並儲存一第二觸發脈衝，並依序輸出該第一與第二觸發脈衝在該儲存單元儲存後所得之相對應的第一第一移位後信號與一第二移位後信號；

一第一資料切換開關，電性耦接至該儲存單元之輸出，並於該第一時間區段中，將該第一資料切換開關之輸出切換成電性耦接至一第一輸出路徑，再於該第二時間區段中，將該第一資料切換開關之輸出切換成電性耦接至一第二輸出路徑；以及

一邊緣探測器，該邊緣探測器之輸入端電性耦接至該第一輸出路徑，且該邊緣探測器之輸出端電性耦接至該第二輸出路徑，其中，若在該第一時間區段中沒有偵測到邊緣產生，則於該第二時間區段中保持該第二輸出路徑於一預定邏輯電位；

一邏輯運算單元，該邏輯運算單元之接收端分別電性耦接至該些檢驗裝置中之該些第二輸出路徑，根據該預定邏輯電位執行相對應之一邏輯運算，以使該邏輯運算單元



## 六、申請專利範圍

複數個後續驅動級，串列電性耦接於該前端驅動級之後，且該些後續驅動級中之每一個之輸出係電性耦接至該後續驅動級之後一級與後兩級之該些後續驅動級之輸入端；

其中，該前端驅動級之輸出係電性耦接至該前端驅動級之後一級與後兩級之該些後續驅動級之輸入端。

11. 一種液晶顯示驅動電路之容錯方法，適用於具有複數個檢驗裝置之一驅動級之驅動電路中，其中該些檢驗裝置之每一個各自具有一儲存單元以儲存驅動信號，該液晶顯示驅動電路之容錯方法包括：

接收預設之一觸發脈衝；

檢測該觸發脈衝經該儲存單元之傳遞是否正常；

若該觸發脈衝經該儲存單元之傳遞不正常，則維持該檢驗裝置之輸出為一預定邏輯電位；以及

根據該預定邏輯電位執行相對應之一邏輯運算，以使該邏輯運算之結果不受該預定邏輯電位之影響。


12. 如申請專利範圍第11項所述之液晶顯示驅動電路之容錯方法，其中檢測該觸發脈衝經該儲存單元之傳遞是否正常之步驟，更包括：

將該觸發脈衝存入該儲存單元中；

取得該儲存單元中，儲存該觸發脈衝處之一資料；

判斷該資料是否與該觸發脈衝具相同邏輯變化；以及

當該資料與該觸發脈衝具相同邏輯變化，則判定該觸發脈衝之傳遞為正常，否則即判定該觸發脈衝之傳遞為不





## 六、申請專利範圍

正 常 。


13. 如申請專利範圍第11項所述之液晶顯示驅動電路之容錯方法，其中當該預定邏輯電位為邏輯1時，該邏輯運算為及運算。

14. 如申請專利範圍第11項所述之液晶顯示驅動電路之容錯方法，其中當該預定邏輯電位為邏輯0時，該邏輯運算為或運算。






第 1 圖




第 2 圖







第 3 圖



第 4 圖




第 5 圖



第 6 圖



第 1/26 頁




第 2/26 頁




第 2/26 頁



第 3/26 頁



第 4/26 頁




第 5/26 頁




第 6/26 頁



第 7/26 頁




第 7/26 頁




第 8/26 頁




第 8/26 頁




第 9/26 頁



第 9/26 頁




第 10/26 頁



第 10/26 頁




第 11/26 頁







第 11/26 頁




第 12/26 頁




第 12/26 頁




第 13/26 頁



第 13/26 頁




第 14/26 頁




第 14/26 頁




第 15/26 頁




第 15/26 頁




第 16/26 頁




第 16/26 頁




第 17/26 頁




第 17/26 頁




第 18/26 頁



第 18/26 頁




第 19/26 頁







第 20/26 頁




第 21/26 頁




第 22/26 頁




第 22/26 頁



第 23/26 頁



第 23/26 頁



第 24/26 頁



第 24/26 頁




第 25/26 頁



第 25/26 頁



第 26/26 頁





Creation date: 01-21-2004  
Indexing Officer: STEKESTE - SARA TEKESTE  
Team: OIPEScanning  
Dossier: 10604836

Legal Date: 01-12-2004

No.	Doccode	Number of pages
1	FRPR	30

Total number of pages: 30

Remarks:

Order of re-scan issued on .....